Vivado IP核之复数浮点数累加 Floating-point 快速实现多个数据相加 目录 前言 一、Floating-point IP核配置步骤 二、仿真 1.顶层代码 2.仿真代码 三、仿真结果分析 总结 前言 在FPGA中，常常都会设计到浮点数的累加，单纯的两个两个的相加会占用大量的时钟周期

目录 1、xilinx FFT IP介绍 2、FFT IP接口介绍 3、xilinx FFT IP的仿真测试 4、修改 5、参考： 1、xilinx FFT IP介绍 1)正向和反向复数FFT，运行时间可配置。 2)变换大小N = 2m，m = 3 – 16 3)数据采样精度bx = 8 – 34 4)相位系数精度bw