Vivado IP核之复数浮点数累加 Floating-point 快速实现多个数据相加 目录 前言 一、Floating-point IP核配置步骤 二、仿真 1.顶层代码 2.仿真代码 三、仿真结果分析 总结 前言 在FPGA中，常常都会设计到浮点数的累加，单纯的两个两个的相加会占用大量的时钟周期